



## PATENT ABSTRACTS OF JAPAN

(11) Publication number: **05029599 A**(43) Date of publication of application: **05.02.93**

(51) Int. Cl. **H01L 27/148**  
**H04N 1/028**  
**H04N 5/335**

(21) Application number: **03180645**(71) Applicant: **NEC CORP**(22) Date of filing: **22.07.91**(72) Inventor: **KONUMA KAZUO**

(54) **SOLID-STATE IMAGE SENSOR, AND  
 MANUFACTURE AND DRIVING METHOD  
 THEREOF**


simultaneously a transfer efficiency of the horizontal charge coupled element at a low temperature can be enhanced.

(57) Abstract:

COPYRIGHT: (C)1993,JPO&amp;Japio

**PURPOSE:** To suppress a potential barrier by enhancing impurity concentrations of a channel and a well of a vertical charge coupled element higher than those of a channel and a well of a horizontal charge coupled element storage region.

**CONSTITUTION:** A P-type well 6 having high impurity concentration, an N-type channel 7 having high impurity concentration and a P-type well 8 having low impurity concentration are provided on a surface side of an Si substrate 5. Transfer electrodes 11a-11e, a gate electrode  $\phi_{phiv}$ , V L12 of a vertical charge coupled element, and a transfer electrode 13 of a horizontal charge coupled element are provided oppositely to the channels through an SiO<sub>2</sub> film 10. A position of a boundary line in which channel and well impurity concentrations are varied, is placed between the independent transfer electrode and the non-independent transfer electrode. Thus, transfer charge amount of the vertical charge coupled element is increased, and



(19)日本国特許庁(J P)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-29599

(43)公開日 平成5年(1993)2月5日

(51)IntCl <sup>5</sup>	識別記号	庁内整理番号	F I	技術表示箇所
H 0 1 L 27/148				
H 0 4 N 1/028		9070-5C		
5/335		8838-5C		
		8223-4M	H 0 1 L 27/ 14	B

審査請求 未請求 請求項の数6(全 7 頁)


(21)出願番号	特願平3-180645	(71)出願人	000004237 日本電気株式会社 東京都港区芝五丁目7番1号
(22)出願日	平成3年(1991)7月22日	(72)発明者	小沼 和夫 東京都港区芝五丁目7番1号日本電気株式会社内
		(74)代理人	弁理士 内原 晋

(54)【発明の名称】 固体撮像素子とその製造方法及び駆動方法

(57)【要約】

【目的】二次元固体撮像素子において、垂直電荷結合素子の転送電荷量を大きくすると同時に、水平電荷結合素子の低温における転送効率を高める。

【構成】垂直電荷結合素子のチャネルおよびウェルの不純物濃度を高く、水平電荷結合素子のチャネル不純物濃度およびウェルの不純物濃度を低くし、垂直電荷結合素子の垂直-水平間のゲート電極前に独立した転送電極を設け、チャネルおよびウェル不純物濃度が変化する境界線の位置を独立した転送電極と独立していない転送電極との間に置く。



## 【特許請求の範囲】

【請求項1】 垂直電荷結合素子と水平電荷結合素子の組み合わせにより、2次元情報の光信号を時系列信号として出力する固体撮像素子において、前記垂直電荷結合素子と前記水平電荷結合素子の少なくとも蓄積領域が、信号電荷を転送するチャネルとチャネル直下のウェルとの不純物の導電型が異る埋め込みチャネル型であり、前記垂直電荷結合素子埋め込みチャネルの不純物濃度が前記水平電荷結合素子の蓄積領域となるチャネルの不純物濃度よりも高く、かつ、前記垂直電荷結合素子のウェルの不純物濃度が前記水平電荷結合素子蓄積領域のウェルの不純物濃度よりも高いことを特徴とする固体撮像素子。

【請求項2】 請求項1記載の固体撮像素子において、垂直電荷結合素子と水平電荷結合素子との結合部に、前記垂直電荷結合素子と前記水平電荷結合素子との間のゲート電極とは別に、独立に電圧印加が可能な転送電極を1個具備し、その独立した転送電極下のチャネル及びウェルの不純物濃度が前記水平電荷結合素子のチャネルおよびウェルの不純物濃度とそれぞれ同一であることを特徴とする固体撮像素子。

【請求項3】 垂直電荷結合素子及び水平電荷結合素子のチャネル部分に、前記水平電荷結合素子のウェルに適した量および深さ方向分布の不純物を添加し、次に、前記水平電荷結合素子チャネルに、前記水平電荷結合素子チャネルに適した量および深さ方向分布の不純物を添加した後、垂直電荷結合素子に、前述したウェルへの不純物添加と併せた不純物量および深さ方向分布が前記垂直電荷結合素子のウェルに適する不純物添加を行い、次に、前述したチャネルの不純物添加と併せた不純物量および深さ方向分布が前記垂直電荷結合素子チャネルに適する不純物添加を前記垂直電荷結合素子に行うことを特徴とする固体撮像素子の製造方法。

【請求項4】 垂直電荷結合素子及び水平電荷結合素子のチャネル部分に、前記水平結合素子のウェルに適した量および深さ方向分布の不純物を添加し、次に、前述した不純物添加と併せた不純物量および深さ方向分布が前記垂直電荷結合素子のウェルに適する不純物添加を前記垂直電荷結合素子に行った後、前記垂直電荷結合素子及び水平電荷結合素子のチャネル部分に、前記水平電荷結合素子のチャネルに適した量および深さ方向分布の不純物を添加し、次に、前述したチャネルへの不純物添加と併せた不純物量および深さ方向分布が前記垂直電荷結合素子チャネルに適する不純物添加を前記垂直電荷結合素子に行うことを特徴とする固体撮像素子の製造方法。

【請求項5】 水平電荷結合素子のチャネル部分に、前記水平電荷結合素子のウェルに適した量および深さ方向分布の不純物を添加し、次に、垂直電荷結合素子のチャネル部分に前記垂直電荷結合素子のウェルに適した量および深さ方向分布の不純物を添加した後、前記水平電荷結合素子のチャネル部分に、前記水平電荷結合素子のチ

ャネルに適した量および深さ方向分布の不純物を添加し、次に、前記垂直電荷結合素子チャネルに適する不純物添加を行うことを特徴とする固体撮像素子の製造方法。

【請求項6】 垂直電荷結合素子の独立した転送電極下のチャネルを隔壁領域として動かせる場合に、その独立した転送電極下のチャネル電位深さが前記垂直電荷結合素子の他の転送電極のチャネルを隔壁領域として動かせる場合のチャネル電位深さより少なくとも浅くならないレベルの電圧を前記独立した転送電極に印加することを特徴とする固体撮像素子の駆動方法。

## 【発明の詳細な説明】

【0001】

【産業上の利用分野】本発明は、2次元情報を時系列電気信号に変換する固体撮像素子とその製造方法及び駆動方法に関する。

【0002】

【従来の技術】従来の固体撮像素子においては、垂直電荷結合素子のチャネル下方のウェルの不純物濃度と水平電荷結合素子の少なくとも蓄積領域となるチャネル下方のウェルの不純物濃度とが同一になっていた。

【0003】

【発明が解決しようとする課題】電荷結合素子の単位面積当りの最大電荷蓄積量は、前記電荷結合素子の電荷蓄積容量と、前記電荷結合素子のチャネルを隔壁領域として動かせる場合の最浅チャネル電位深さと、蓄積領域として動かせる場合の最深チャネル電位深さとのチャネル電位差である最大チャネル電位差との積により得られる。電荷蓄積容量はチャネルの不純物濃度に依存し、例えば、N型チャネル領域を有する埋め込み型電荷結合素子の場合、チャネルを構成するN型不純物濃度が高温になるほど大きくなる。外部駆動条件からの制約を受けられない場合、最大チャネル電位差とは、例えば、N型チャネル領域を有する埋め込み型電荷結合素子の場合、前記電荷結合素子が周辺領域から電気的に分離状態を保つことが出来る最大ゲート電圧で与えられる最深チャネル電位と電荷結合素子のピンギング電位により決る最浅チャネル電位との差で与えられる。

【0004】一方、添加不純物のイオン化が100%と見なせなくなる温度において転送効率の劣化現象が生じるが、この劣化現象はチャネルの不純物濃度が高温になるほど、また、電荷結合素子の駆動周波数が高くなるほど顕著になる。

【0005】2次元固体撮像素子は、ダイナミックレンジが大きいことが要求され、従って、電荷結合素子で扱える信号電荷量が多いことが望ましい。2次元固体撮像素子における垂直電荷結合素子は面積的制約があるので、上記ダイナミックレンジ増大のためには、単位面積当りの最大電荷蓄積量を大きくしなければならない。垂直電荷結合素子においては、上述した転送効率の劣化

が検知されるほど駆動周波数が高くないので、例えば、N型チャネル領域を有する埋め込み型電荷結合素子の場合、チャネルのN型不純物濃度を高温度にして電荷蓄積容量を高めれば良い。

【0006】一方、水平電荷結合素子は、垂直電荷結合素子のような面積的制約がないうえ、水平電荷結合素子全段の転送期間が垂直電荷結合素子1段の転送期間に当たるほど駆動周波数が高く、転送効率の劣化現象が生じやすいので、チャネルの不純物濃度を低温度にし、チャネル幅を大きく取り扱った方が有利である。

【0007】このように、垂直電荷結合素子と水平電荷結合素子とはチャネルの不純物濃度の適正量が異なるにもかかわらず、上述した従来の固体撮像素子では垂直電荷結合素子と水平電荷結合素子のチャネル不純物濃度が同一であるため、チャネル不純物濃度を高めた場合にはダイナミックレンジが大きく出来るが冷却したときには水平電荷結合素子において信号転送不良が生じるといった問題が生じ、逆にチャネル不純物濃度を低くした場合には冷却しても水平電荷結合素子における信号電荷転送不良は生じないがダイナミックレンジを大きく出来ないという問題が生じた。

【0008】さらに、上述した問題を解決するために考案された、従来の、垂直電荷結合素子と水平電荷結合素子のチャネル不純物濃度が異なるだけの固体撮像素子(参考文献：特願平2-294184)では、垂直電荷結合素子から水平電荷結合素子への信号電荷の転送の際、転送経路に生じる障壁を防ぎ、チャネル電位の整合をとるために、電荷結合素子のゲート印加電圧を制約条件が増え、垂直電荷結合素子と水平電荷結合素子の両電荷結合素子の最適条件、特に、十分な最大チャネル電位差を得ることが出来なかった。

【0009】

【課題を解決するための手段】上述した問題を解決するための発明が6つある。その第1は、垂直電荷結合素子と水平電荷結合素子の組み合わせにより、2次元情報の光信号を時系列信号として出力する固体撮像素子において、前記垂直電荷結合素子と前期水平電荷結合素子の少なくとも蓄積領域が、信号電荷を転送するチャネルとチャネル直下のウェルとの不純物の導電型が異なる埋め込みチャネル型であり、前記垂直電荷結合素子埋め込みチャネルの不純物濃度が前記水平電荷結合素子の蓄積領域となるチャネルの不純物濃度よりも高く、かつ、前記垂直電荷結合素子のウェルの不純物濃度が前記水平電荷結合素子蓄積領域のウェルの不純物濃度よりも高いことを特徴とする。

【0010】第2は、上記第1の特徴に加え、垂直電荷結合素子と水平電荷結合素子との結合部に、前記垂直電荷結合素子が前記水平電荷結合素子との間のゲート電極とは別に、独立に電圧印加が可能な転送電極を1個具備し、その独立した転送電極下のチャネル及びウェルの不

純物濃度が前記水平電荷結合素子のチャネルおよびウェルの不純物濃度とそれぞれ同一であることを特徴とする。

【0011】第3は、上記第2の特徴を有する固体撮像素子の製造方法であり、垂直電荷結合素子及び水平電荷結合素子のチャネル部分に、前記水平電荷結合素子のウェルに適した量および深さ方向分布の不純物を添加し、次に、前記水平電荷結合素子チャネルに、前記水平電荷結合素子チャネルに適した量および深さ方向分布の不純物を添加した後、垂直電荷結合素子に、前述したウェルへの不純物添加と併せた不純物量および深さ方向分布が前記垂直電荷結合素子のウェルに達する不純物添加を行い、次に、前述したチャネルへの不純物添加と併せた不純物量および深さ方向分布が前記垂直電荷結合素子チャネルに達する不純物添加を前記垂直電荷結合素子に行うことを特徴とする。

【0012】第4は、第1の特徴を有する固体撮像素子の製造方法であり、垂直電荷結合素子及び水平電荷結合素子のチャネル部分に、前記水平電荷結合素子のウェルに適した量および深さ方向分布の不純物を添加し、次に、前述したチャネルへの不純物添加と併せた不純物量および深さ方向分布が前記垂直電荷結合素子のウェルに達する不純物添加を前記垂直電荷結合素子に行った後、前記垂直電荷結合素子及び水平電荷結合素子のチャネル部分に、前記水平電荷結合素子のチャネルに適した量および深さ方向分布の不純物を添加し、次に、前述したチャネルへの不純物添加と併せた不純物量および深さ方向分布が前記垂直電荷結合素子チャネルに達する不純物濃度を前記垂直電荷結合素子に行うことを特徴とする。

【0013】第5は、第1の特徴を有する固体撮像素子の製造方法であり、水平電荷結合素子のチャネル部分に、前記水平電荷結合素子のウェルに適した量および深さ方向分布の不純物を添加し、次に、垂直電荷結合素子のチャネル部分に前記垂直電荷結合素子のウェルに適した量および深さ方向分布の不純物の添加した後、前記水平電荷結合素子のチャネル部分に、前記水平電荷結合素子のチャネルに適した量および深さ方向分布の不純物を添加し、次に、前記垂直電荷結合素子チャネルに達する不純物添加を行うことを特徴とする。

【0014】第6は、第1の特徴を有する固体撮像素子の駆動方法であり、垂直電荷結合素子の独立した転送電極下のチャネルを障壁領域として働かせる場合に、その独立した転送電極下のチャネル電位深さが前記垂直電荷結合素子の他の転送電極のチャネルを障壁領域として働かせる場合のチャネル電位深さより少なくても浅くないレベルの電圧を前記独立した転送電極に印加することを特徴とする。

【0015】

【作用】本発明の固体撮像素子では、垂直電荷結合素子と水平電荷結合素子のチャネルおよびウェルの不純物濃

度が異なり、垂直電荷結合素子のチャネルおよびウェルの不純物濃度が少なくとも水平電荷結合素子の蓄積領域のチャネルおよびウェルよりもそれぞれ高くなっている。垂直電荷結合素子において単位面積当たりの最大電荷蓄積量を大きく出来ると同時に、水平電荷結合素子における冷却時の転送効率劣化の問題を取り除くことが出来る。最大電荷蓄積量は、単位面積当たりの電荷蓄積容量と最大チャネル電位差との積で与えられる。単位面積当たりの電荷蓄積量はチャネルの不純物濃度を高めることで、高めることが出来る。水平電荷結合素子の冷却時の転送効率の劣化は、チャネルを構成する不純物、例えば、N型チャネル領域を有する埋め込み型電荷結合素子の場合、リン等のN型不純物が電荷転送の際のトラップとして振舞うことに起因している。水平電荷転送素子のチャネルを構成する不純物の濃度を低くすることで、前記転送効率を向上することができる。垂直電荷結合素子と水平電荷結合素子のウェルの不純物濃度を独立に最適化することで、チャネルの不純物濃度が異なる垂直電荷結合素子と水平電荷結合素子とのチャネル電位の整合性をとることができる。このことにより、前記最大チャネル電位差を大きくでき、垂直電荷結合素子の最大電荷蓄積量の増加、水平電荷結合素子の転送効率の向上、および、ゲート印加電圧の低電圧化が達成される。

#### 【0016】

【実施例】次に、本発明の実施例について図面を用いて詳細に説明する。図1は本発明の請求項1記載の固体撮像素子に関する一実施例の模式的構成図である。本実施例はインターライン転送方式の電荷結合素子型固体撮像素子である。

【0017】半導体チップ上に光電変換素子1が二次元に配置されており、それぞれの列にチャネル不純物濃度およびウェル不純物濃度が高い垂直電荷結合素子2が1本ずつ対応して設けられている。これら2次元に配置された光電変換素子1と列に並べられた垂直電荷結合素子2とからイメージ領域が構成され、その下にチャネル不純物濃度とウェル不純物濃度が低い水平電荷結合素子3が設けられている。水平電荷結合素子3の出力端に引き続いて出力部4が設けられている。

【0018】以上述べた実施例はインターライン転送方式であるが、本発明はフレーム転送方式の電荷結合素子型固体撮像素子にも適用できる。

【0019】図2は本発明の請求項2記載の固体撮像素子に関する一実施例の模式的断面図である。垂直電荷結合素子は4相駆動方式で描かれている。

【0020】Si基板5表面側に不純物濃度が高いP型ウェル6と不純物濃度が高いN型チャネル7および不純物濃度が低いP型ウェル8と不純物濃度が低いN型チャネル9が設けられている。それらチャネルと対向して、SiO<sub>2</sub>膜10を介して垂直電荷結合素子の転送電極11a~11e、ゲート電極φV<sub>L</sub>12及び水平電荷結合

素子の転送電極13が設けられている。独立した転送電極φV4'11eが、独立していない転送電極φV311dとゲート電極φV<sub>L</sub>12との間に設けられている。不純物濃度が高いP型ウェル6と不純物濃度が低いN型ウェル8との境及び不純物濃度が高いN型チャネル7と不純物濃度が低いN型チャネル9との境が、独立していない転送電極φV311dと独立した転送電極φV4'11eとの境の位置と一致している。

【0021】図3は本発明の請求項3記載の固体撮像素子の製造方法に関する一実施例を示すための製造工程図である。この製造方法は、前記固体撮像素子の実施例2をより高精度に製造するためのものである。

【0022】Si基板5にP型チャネル阻止領域(図3には見えない。)や薄いSiO<sub>2</sub>膜14などを形成する下地形成工程が終了した後、光電変換素子(図3には見えない。)を被うフォトリソマスク(図3には見えない。)を施す。薄いSiO<sub>2</sub>膜を介したボロニオン15の注入により不純物濃度が低いP型ウェル8を形成する[図3(a)]。薄いSiO<sub>2</sub>膜を介したリンイオン16の注入により不純物濃度が低いN型チャネル7を形成する[図3(b)]。垂直電荷結合素子の中の独立した転送電極11eおよび水平電荷結合素子の中の1層目の転送電極13を形成し、光電変換素子(図3には見えない。)および独立した転送電極11eの途中までを覆う新たなフォトリソマスク17を施す。ここで追加ボロニオン18を注入し、不純物濃度の高いP型ウェル6を形成する[図3(c)]。追加リンイオン19を注入し、不純物濃度の高いN型チャネル7を形成する[図3(d)]。その後、垂直電荷結合素子の独立していない転送電極のうち、垂直電荷結合素子の中の一層目の転送電極11eおよび水平電荷結合素子の中の1層目の転送電極13と同じ層となる転送電極11a、11bを形成する[図3(e)]。垂直電荷結合素子の中の2層目の転送電極11b、11d、ゲート電極12及び水平電荷結合素子の中の2層目の転送電極(図3では見えない。)を形成して垂直、水平両電荷結合素子の電極全てを露出させる[図3(f)]。

【0023】図4は本発明の請求項4記載の固体撮像素子の製造方法に関する一実施例を示すための製造工程図である。この製造方法は、前記固体撮像素子の実施例1をより高精度に製造するためのものである。

【0024】Si基板5にP型チャネル阻止領域(図4では見えない。)や薄いSiO<sub>2</sub>膜14などを形成する下地形成工程が終了した後、光電変換素子(図4では見えない。)を被うフォトリソマスク(図4では見えない。)を施す。薄いSiO<sub>2</sub>膜を介したボロニオン15の注入により不純物濃度が低いP型ウェル8を形成する[図4(a)]。前記フォトリソマスクを剥離後、

光電変換素子（図4では見えない。）および、垂直電荷結合素子と水平電荷結合素子の境の位置の水平電荷結合素子領域を被うフォトリソマスク20を施し、前記薄い $\text{SiO}_2$ 膜を介した追加ボロンイオン18の注入により不純物濃度が高いP型ウェル6を形成する〔図4（b）〕。光電変換素子（図4では見えない。）を被う新たなフォトリソマスク（図4では見えない。）を施す。リンイオン16を注入し、不純物濃度の低いN型チャネル9を形成する〔図4（c）〕。前記フォトリソマスクを剥離する。光電変換素子（図4では見えない。）および、垂直電荷結合素子と水平電荷結合素子の境の位置の水平電荷結合素子領域を覆う新たなフォトリソマスク21を施す。追加リンイオン19を注入し、不純物濃度の高いN型チャネル7を形成する〔図4（d）〕。垂直電荷結合素子の中の転送電極11a、11c、11e、および水平電荷結合素子の中の1層目の転送電極13を形成し、垂直電荷結合素子の中の2層目の転送電極11b、11d、ゲート電極12及び水平電荷結合素子の中の2層目の転送電極（図4では見えない。）を形成して垂直、水平両電荷結合素子の電極全て出来る上がる〔図4（e）〕。

【0025】図5は本発明の請求項5記載の固体撮像素子の製造方法に関する一実施例を示すための製造工程図である。この製造方法は、前記固体撮像素子の実施例1をより高精度に製造するためのものである。

【0026】 $\text{Si}$ 基板5にP<sup>+</sup>型チャネル阻止領域（図5では見えない。）や厚い $\text{SiO}_2$ 膜14などを形成する下地形成工程が終了した後、光電変換素子（図5では見えない。）および、垂直電荷結合素子と水平電荷結合素子の境の位置Aの垂直電荷結合素子領域を被うフォトリソマスク22を施す。薄い $\text{SiO}_2$ 膜を介したボロンイオン15の注入により不純物濃度が低いP型ウェル8を形成する〔図5（a）〕。前記フォトリソマスクを剥離後、光電変換素子（図5では見えない。）および、垂直電荷結合素子と水平電荷結合素子の境の位置の水平電荷結合素子領域を被う新たなフォトリソマスク23を施し、前記薄い $\text{SiO}_2$ 膜を介した高濃度ボロンイオン24の注入により不純物濃度が高いP型ウェル6を形成する〔図5（b）〕。光電変換素子（図5では見えない。）および、垂直電荷結合素子と水平電荷結合素子の境の位置の垂直電荷結合素子領域を被う新たなフォトリソマスク25を施す。リンイオン16を注入し、不純物濃度の低いN型チャネル9を形成する〔図5（c）〕。前記フォトリソマスクを剥離する。光電変換素子（図5では見えない。）および、垂直電荷結合素子と水平電荷結合素子の境の位置の水平電荷結合素子領域を覆う新たなフォトリソマスク26を施す。高濃度リンイオン27を注入し、不純物濃度の高いN型チャネル7を形成する〔図5（d）〕。垂直電荷結合素子の中の転送電極11a、11c、11eおよび水平電荷結合素子の中の1層目の転送電極13を形成し、垂直電荷結合素子の中の2層目の転送電極11b、11d、ゲート電極12及び水平電荷結合素子の中の2層目の転送電極（図5では見えない。）を形成して垂直、水平両電荷結合素子の電極全て出来る上がる〔図5（e）〕。

子の中の1層目の転送電極13を形成し、垂直電荷結合素子の中の2層目の転送電極11b、11d、ゲート電極12及び水平電荷結合素子の中の2層目の転送電極（図5では見えない。）を形成して垂直、水平両電荷結合素子の電極全て出来る上がる〔図5（e）〕。

【0027】図6（a）～（d）は、本発明の請求項6記載の固体撮像素子の駆動方法に関する一実施例を説明するための電位井戸図である。同図には対応する固体撮像素子の模式的断面図（図6（a））を合わせて示してある。

【0028】垂直電荷結合素子の電荷の蓄積は常に転送電極2個分で行う。転送については、蓄積していた転送電極の水平電荷結合素子側（右側）のバリアとして動作していた転送電極下のチャネル電位を深くすると同時に、水平電荷結合素子から遠い側（左側）の蓄積していた転送電極下のチャネル電位を浅くすることにより順次行う。チャネルおよびウェルの不純物濃度は、転送電極11dと独立した転送電極11eとの境部分で変化している。この不純物濃度変化位置は、フォトマスクの目合わせずれや不純物の横方向拡散の影響で、転送電極11dと独立した転送電極11eとの境部分よりずれる危険がある。不純物の境と電極の境の位置がずれていると、境周辺で同じゲート印加電圧でも電位井戸の深い部分と浅い部分とが生じ、電荷転送の際の障壁となる可能性がある。前記障壁はフリンジ電界の効果で減少させることが出来る。本実施例では、イメージエリアでの駆動制約を受けない独立した転送電極11eに印加する駆動パルスの振幅を大きくして、フリンジ電界の大きさおよび、及ぶ範囲を広げることで前記障壁を減少させる。

【0029】

【発明の効果】以上説明したように、本発明の固体撮像素子、製造方法及び駆動方法によれば、垂直電荷結合素子に於いて単位面積当たりの最大電荷蓄積容量を大きく出来ると同時に、水平電荷結合素子における冷却時の転送効率劣化の問題を取り除くことが出来、加えて、垂直電荷結合素子のチャネル不純物濃度を水平電荷結合素子のチャネル不純物濃度より高くしたことに起因する電位障壁を抑制でき、かつ、垂直電荷結合素子と水平電荷結合素子のチャネル電位特性をそろえることで、ゲート印加電圧及び素子印加バイアス電圧の低電圧化に効果がある。

【図面の簡単な説明】

【図1】本発明の一実施例の模式的構成図である。

【図2】第2の実施例の模式的断面図である。

【図3】本発明の固体撮像素子の製造方法に関する一実施例を説明するための製造工程図である。

【図4】本発明の固体撮像素子の製造方法に関する一実施例を説明するための製造工程図である。


【図5】本発明の固体撮像素子の製造方法に関する一実施例を説明するための製造工程図である。

【図6】本発明の固体撮像素子の駆動方法に関する一実施例を説明するための電位井戸図である。

【符号の説明】


- 1 光電変換素子
- 2 チャネル不純物濃度およびウェル不純物濃度が高い垂直電荷結合素子
- 3 チャネル不純物濃度およびウェル不純物濃度が低い水平電荷結合素子
- 4 出力部
- 5 Si基板
- 6 不純物濃度が高いN型チャネル
- 7 不純物濃度が高いP型ウェル
- 8 不純物濃度が低いN型チャネル
- 9 不純物濃度が高いP型ウェル
- 10 SiO<sub>2</sub>膜
- 11a, 11b, 11c, 11d 垂直電荷結合素子の独立していない転送電極
- 11e 垂直電荷結合素子の独立していない転送電極
- 12  $\phi$ VL

【図1】




- 13 水平電荷結合素子の転送電極
- 14 厚いSiO<sub>2</sub>膜
- 15 ボロンイオン（不純物濃度の低いP型ウェルを形成）
- 16 リンイオン（不純物濃度の低いN型チャネルを形成）
- 17 フォトリソマスク
- 18 追加ボロンイオン（総量で不純物濃度の高いP型ウェルを形成）
- 19 追加リンイオン（不純物濃度の高いN型チャネルを形成）
- 20 フォトリソマスク
- 21 フォトリソマスク
- 22 フォトリソマスク
- 23 フォトリソマスク
- 24 高温度ボロンイオン
- 25 フォトリソマスク
- 26 フォトリソマスク
- 27 高温度リンイオン


【図2】




【図3】



【図4】



【図5】



【図6】

